25日、サムスン電子華城(ファソン)キャンパス内の極端紫外線(EUV)専用ファウンドリー(半導体委託生産)施設の「V1ライン」。ゲートオールアラウンド(GAA)基盤の最先端工程を適用した3ナノメートルファウンドリー製品の出荷記念式が開かれた。
問題は特許技術だ。サムスン電子がGAA3ナノ製品の量産に成功したが、GAA関連特許出願ではTSMCに遅れをとっていることが明らかになったためだ。特許はいわゆる「未来技術」競争力の集約で、今後の技術覇権と市場のリーダーシップを左右する主要要素に選ばれる。
27日の特許庁によると、TSMCの2020年のGAA関連世界特許出願数は519件に上った。これに対しサムスン電子は2020年に217件を記録した。サムスン電子が製品量産に先に成功したが、技術特許では2倍以上の格差があるという話だ。
2007~2020年の両社のGAA特許出願数を全部加えるとTSMCは1544件、サムスン電子は905件で、TSMCが639件多い。TSMCの全特許出願のうち2019~2020年に出願した特許数が半分以上を占める。2007~2020年の特許シェアでみればTSMCが31%に達する。次いでインテルが24%、IBMが19%の順だった。サムスン電子は18%で4位にとどまった。特許庁関係者は「サムスン電子がGAAを3ナノ工程に本格的に採用した2017年からTSMCのGAA技術特許出願が急増した」と話す。
TSMCが韓国特許庁に出願したGAAの特許件数もやはり最近大きく増えている。
特許庁によると、TSMCは日本企業と次世代パッケージング(後工程)技術の共同開発に乗り出し特許競争力が大きく向上した。TSMC単独の時と日本企業との協業時の特許競争力指数を比較すると、協業時には組み立て・検査部門が22倍、素材部門は192倍高まることが明らかになった。
https://s.japanese.joins.com/Jarticle/293702パクリの国では特許など関係ないnida
そんなこと知らなかったnidaで済ますnida
とどめは、韓国への愛はないnika
で済ますnida>>1
SAMSUNGは特許の公開制度を悪用する
日本も非公開にしなければならない>…協業時には組み立て・検査部門が22倍、素材部門は192倍高まることが明らかになった。
沈みゆく日本じゃなかったのかい?
日韓貿易戦争君の意見やいかに- 5名無し2022/07/28(Thu) 22:55:03(1/1)
このレスは削除されています
- 6名無し2022/07/29(Fri) 08:14:34(1/1)
このレスは削除されています
>>7
日本はパワー半導体を造ることができますが?www
現実
世界中の半導体製造会社は、日本が輸出しなければ半導体を造ることができない>>7
日米台半導体連合の効果だな。
朝鮮人は単独でファイティン!>>7
日本とアメリカは、経済関連を主導する立場なんですが?
それに従うだけの韓国
台湾は日米と共に歩む仲間
韓国は米中からも疎外される裏切り者>>1
韓国さんは特許侵害が得意だからな。気を付けたほうがいいw>>7
次世代半導体を開発する日米
日本人が教えたメモリー半導体製造技術しかない韓国www
SAMSUNGの特許www
申請数だけが自慢www?またパクったのか?韓国人が☆
パクりの語源は→朴、李?
→すなわち、Korean😡嘘つきは朝鮮人の始まり、泥棒は朝鮮人になりますよ!と、躾受けて育ったもんね、わたくし等日本人わ。またやらかしたか、Korean👅
もうサムスンに素材と製造機器売るのやめたらいいのに。
その分台湾に売ろうぜ!製造コスト50分の1も…湘南工大、GAA技術活用した「AI半導体回路」設計
ニュースイッチ by 日刊工業新聞
湘南工科大学の渡辺重佳名誉教授・学事顧問は、ゲートオールアラウンド(GAA)技術を使った人工知能(AI)半導体回路を設計した。GAAトランジスタを積層し並列化してAI処理に必要な積和演算を実行する。まだ基礎的な設計段階だが、平面型に比べて12分の1から50分の1に製造コストを削減できる可能性がある。
チャネルの4面すべてをゲート電極で包むGAAトランジスタを並列化しAI処理に利用する。AI処理では大量のかけ算と足し算を繰り返す。かけ算はGAAトランジスタを電流が通る際の抵抗値として、足し算は積層方向にトランジスタの電流値を足し合わせて出力する。
積層すると面積を大幅に削減できコストが下がる。ただ配線を伝った誤書き込みや大きな漏れ電流が生じる課題が生じる。
そこで1段上のトランジスタと接続する斜め配線を考案した。トランジスタの接続限界は32―64個だったが、漏れ電流の制約がなくなる。
斜めに配線するためには、その前後を分けて成膜し積んでいくため製造工程は2倍に増える。それでも面積が小さくなる方がコスト低減には効果がある。256段トランジスタを積層すると12・5分の1に、1024段積層すると50分の1になると試算する。斜め配線を作らなければ、さらに半分になる。
線幅2ナノメートル(ナノは10億分の1)ルールで1000段積んだAI回路は単純計算で1センチメートル四方に1京2500兆個のトランジスタが載る。巨大なAIモデルのパラメーター数よりも大きくなる。
現在は回路を設計してコスト優位性を試算した段階。実際に実現可能か今後検証を進めていく。
TSMC、韓国でGAA特許集中出願
17
ツイートLINEお気に入り
141