TSMCが3nmプロセスを用いた半導体の試作生産を開始

台湾半導体業界筋の情報として、TSMCが台湾南部の台南サイエンスパーク内のファブ18Bにて3nmプロセス(N3)を用いたパイロット生産(試作)を計画通り開始したと複数の台湾メディアが報じている。同社では2022年第4四半期までにN3での量産を開始する計画を掲げている。ちなみに、同サイエンスパークのTSMCファブ18Aでは5/4nmプロセスを用いた量産も行われている。

N3プロセスの生産枠を真っ先に確保したのは、Appleで次世代iPhone向けとされているが、AppleはMac向けM1 Pro/Pro Maxプロセッサ(5nmプロセス)の次世代品も3nmプロセスを採用する見込みとされている。また、Intelも自社による先端プロセスの開発・試作が遅延していることもあり、TSMCの3nmプロセスを採用した生産を委託する仮契約を締結したとも言われている。

TSMCが2021年6月に開催したTSMC Technology Symposium 2021にて発表したSystem-on-Integrated Chips(複数のチップを集積したいわゆる3D-IC:SoIC)のロードマップを見ると、SoCのロードマップのところに、2021年内にN3の生産開始が示されているほか、3D-ICであるChip-on–Wafer(CoW:ウェハ上にチップを配置した構造)およびWafer-on-Wafer(WoW:ウェハ上にウェハを接合した構造)の3D-ICのCoWのトップダイの項目に2023年にN3の文字が見て取れる。

https://news.mynavi.jp/article/20211206-2217419/